컴퓨터 구조 4.2

Building Datapath

수업때는 lw sw / add sub and or slt / beq, j 에 대해서만 다룬다고 하셨다.

보편적으로 구현을 할때 1번과 2번은 Instruction fetch 에 해당한다.

3번과 4번은 Instruction execute에 해당하는 부분이다.

이를 "Stored Program Concept"이라고 한다.

 

RTL Description

: Register Transfer Language

MIPS Instruction이 어떤 식으로 작동하는지 메모리로부터 정보를 fetch 하고 Excute 하는 과정을 풀어서 설명한 것.

PC 래지스터에 저장되어 있는 주소의 메모리의 값을 IR 래지스터로 가져오고

rs 래지스터의 값과 rt 래지스터의 값을 더해서 rd 래지스터에 준비를 해놓고

PC에는 다음 Instruction의 값 즉, 4만큼 더한 값을 준비시켜 놓는다.

CLOCK triggered 되면 해당 값을 저장시킨다.

 

PC 래지스터에 저장되어 있는 주소의 메모리의 값을 IR 래지스터로 가져오고

rs 래지스터의 값과 rt 래지스터에 있는 값을 2's complement 시켜 더하고

PC에 다음 Instruction의 값을 준비시켜 놓는다.

CLOCK이 triggered 되면 해당 값을 저장시킨다.

 

PC 래지스터에 저장되어 있는 주소의 메모리의 값을 IR 래지스터로 가져오고

rs 래지스터의 값과 16의 값은 Sign Extension 시켜 32 bit로 맞춰주고

그 값들을 더한 주소로 가서 해당 값을 rt 래지스터에 준비시켜 놓는다.

PC에 다음 Instruction의 값을 준비시켜 놓는다.

Clock이 triggered되면 해당 값을 저장시켜 놓는다.

 

PC 래지스터에 저장되어 있는 주소의 메모리의 값을 IR 래지스터로 가져오고

rs 래지스터의 값과 16의 값은 Sign Extension 시켜 32bit로 맞추주고

그 값을 더한 주소에 rt 래지스터에 있는 값을 준비시켜 놓는다.

PC에 다음 Instruction의 값을 준비시켜 놓는다.

Clock이 triggered 되면 해당 값을 저장시켜 놓는다.

 

PC 래지스터에 저장되어 있는 주소의 메모리의 값을 IR 래지스터로 가져오고

rs 래지스터의 값과 rt 래지스터의 값을 2's complement 시켜 Cond에 결과를 보고

Cond가 0이면 branch 즉, PC의 다음 Instruction 값과 16을 Sign Extension 시킨 값의 sll 2 한 만큼 더해서

branch를 시행하게 된다.

만약, Cond가 1이면 기존 PC의 다음 Instruction 을 시행하게 된다.

 

 

Instruction memory와 Data Memory는 실제 같이 있는데 위와 같은 "Havard Architecture" 

에서는 왜 따로 존재하는가???
정답은 "Single clock cycle data path"에 있다. 모든 Instruction들은 한 번의 clock cycle에 전부

시행되어야 하는 데 같은 곳에 존재하게 되면 clock cycle안에 전부 시행할 수 없게 된다.

그러므로 Single clock cycle data path 에서는 서로 다른 메모리에 있다고 하고 풀어야 한다.

 

 

ALU with 4 control signals

 

Status bit는 연산 결과가 어떤 상태인지 나타내는 Bit라고 불린다.